教學時程、相關閱讀資料、課堂講稿

數位積體電路設計與分析

因舊版課程無指定課堂作業與考試，因此統整所有作業、講義、考試內容合併列出。

本課程的課堂講稿是基於教科書內容：（見課本）。

請根據以下章節編號尋找教科書中對應的主題，你可以登錄教科書網站 textbook web site。

課	課程單元	重要日期	章節	閱讀資料
1	數位IC設計中的挑戰 Challenges in Digital IC Design 課程總覽 Course Overview		1	1
2	CMOS 反相器 I CMOS Inverter I 具有深次微米效應的MOS元件模型 MOS Device Model with Sub-micron Effects 電壓傳輸特性參數-直流特性 VTC Parameters - DC Characteristics	指派習題集 1	3,5	3.1-3.3, 5.1-5.3
3	CMOS反相器 II CMOS Inverter II CMOS 傳輸延時 CMOS Propagation Delay 寄生電容的估算 Parasitic Capacitance Estimation 反相器的版圖 Layout of an Inverter 電源電壓和閾值電壓的縮放比例 Supply and Threshold Voltage Scaling SPICE模擬技術 SPICE Simulation Techniques		5	5.4.1, 5.4.2
	設計工具指南—CMOS門的版圖，摘要，SPICE，IRSIM Tutorial on Design Tools - Layout of a CMOS Gate, Extraction, SPICE, IRSIM
4	CMOS反相器III CMOS Inverter III 開關能耗由短路電流和漏電流組成 Components of Energy and Power Switching, Short-Circuit and Leakage Components SPICE模擬技術 SPICE Simulation Techniques		5	5.5
5	組合邏輯門I Combinational Logic I 靜態CMOS門結構 Static CMOS Construction 比例式邏輯 Ratioed Logic	繳交習題集1 指派習題集2	6	6.1, 6.2.1 (pg. 237-251), 6.2.2
6	組合邏輯II Combinational Logic II 傳輸電晶體／傳輸門邏輯 Pass Transistor ／ Transmission Gate Logic 差分串聯電壓開關邏輯 DCVSL 動態邏輯介紹 Introduction to Dynamic Logic		6	6.2.3
7	組合邏輯門III Combinational Logic III 動態邏輯設計中的考慮因素 Dynamic Logic Design Considerations CMOS中的功耗 Power Dissipation in CMOS		6	6.3
8	組合邏輯門IV Combinational Logic IV CMOS邏輯的功耗（續） Power Consumption in CMOS Logic (cont.) 漏電功耗 Leakage Power Dissipation 合理的尺寸調整——數位元電路的性能優化 Logical Effort Sizing - Performance Optimization of Digital Circuits	繳交習題集2 指派習題集3	6	pg. 251-263, 6.4
9	運算結構／位片設計 Arithmetic Structures ／ Bit Slice Design 加法器，乘法器，移位器設計方法論版圖技術和製圖 Adders, Multipliers, Shifters Design Methodology Layout Techniques and Mapping 專題進度和指導方針 Project Schedule and Guidelines		8,11	11.1-11.6, 8
10	晚間會議：關於專題開發計畫 Evening Session on Exploring Project Ideas 完成運算結構和專題計畫 Finish Arithmetic Structures and Project Ideas
11	Tayo Akinwande教授的客座演講 Guest Lecture by Prof. Tayo Akinwande 集成CMOS加工流程 Integrated CMOS Processing		2	2
12	時序電路I Sequential Circuits I 分類／參數 Classification ／ Parameters 靜態鎖存器和寄存器 Static Latches and Register	繳交習題集3 指派習題集4	7	7.1, 7.2
13	時序電路II Sequential Circuits II 競爭條件 Race Condition 動態鎖存器和寄存器 Dynamic Latches and Registers 兩相 vs.單相 Two Phase vs. Single Phase	繳交 1頁的專題提議	7	7.3
	測驗一 Quiz #1 包括反相器，組合邏輯 Covers Inverter, Combinational Logic
14	時序電路 Sequential Circuits III 脈衝寄存器 Pulse Based Registers 鎖存器vs.寄存器系統 Latch vs. Register Systems 次穩定性 Metastability		7,10	7.4-7.8, 10.3.4, 10.5.1
15	互連問題 Interconnect 電容估計 Capacitance Estimation 緩衝器鏈 Buffer Chains 低擺動驅動器 Low Swing Drivers 電源分佈 Power Distribution	繳交習題集4 指派習題集5	4,9	4.1-4.3, 4.4.1-4.4.4, 9
16	互連問題（續） Interconnect (cont.) 時序問題——時鐘偏差與抖動 Issues in Timing - Impact of Clock Skew and Jitter		9,10	9, 10.1, 10.2
17	時鐘分佈 Clock Distribution 時鐘偏差／抖動的來源與其對性能的影響 Origins of Clock Skew ／ Jitter and Impact on Performance 時鐘分佈技術 Clock Distribution Techniques 自動同步電路 Self-timed Circuits		10	10.3.1-10.3.3, 10.4
18	記憶體 I：ROM／EPROM／PLA設計 Memory I: ROM ／ EPROM ／ PLA Design 組織／結構 Organization ／ Architecture 單元設計 Cell Design 靈敏放大器 Sense-amplifiers PLA折疊技術 PLA Folding Techniques 自動同步 Self-timing	繳交習題集5	12	12
19	記憶體 II：SRAM Design Memory II: SRAM Design 單元設計 Cell Design 差分靈敏放大器 Differential Sense Amplifiers 自動同步 Self-timing
20	記憶體 III Memory III DRAM設計 DRAM Design 單端靈敏放大器 Single Ended Sense Amplifier CMOS 按比例縮放 CMOS Scaling
	測驗二 Quiz #2 包括運算結構，互連，時序電路和記憶體 Covers Arithmetic Structures, Inter-connect, Sequential Circuits and Memory
21	先進的電壓按比例縮放技術 Advanced Voltage Scaling Techniques 直流—直流轉換器設計 DC-DC Converter Design 性能回饋 Performance Feedback 動態電壓／頻率按比例縮放 Dynamic Voltage ／ Frequency Scaling		11	11.7
22	通過減少轉換活動來減少功耗 Power Reduction Through Switching Activity Reduction 在VLSI中的測試 Testing in VLSI 缺陷，錯誤的模型，線路敏感掃描，自動建檢測，IDDQ Defects, Fault Models, Path Sensitization Scan, Built-in-self Test, IDDQ			Insert H
23	期末專題報告 Presentation of Final Projects	繳交專題報告
24	期末專題報告（續） Presentation of Final Projects (cont.)

作業：

作業

解答

補充檔案

習題集 1 (英PDF)

(英PDF)

習題集 1 問答 (英PDF)

習題集 2(英PDF)

(英PDF)

習題集 2 問答 (英PDF)

習題集 3 (英PDF)

(英PDF)

習題集 3 問答 (英PDF)

0.25µm CMOS工藝參數 (英PDF)

習題集 4 (英PDF)

(英PDF)

習題集 4 問答 (英PDF)

習題集 5 (英PDF)

(英PDF)

0.25µm CMOS 工藝參數 (英PDF)

測驗：

測驗一(英PDF)

測驗二(英PDF)

專題：

本課程中期末的設計專題占學生成績的30%。指導方針以及學生要填寫的資訊表如下：

報告及陳述的指導方針Report and Presentation Guidelines (英PDF)

技術摘要表Technical Summary Sheet (英PDF)

使用工具或軟體：

本課程使用的三種電腦輔助設計工具：MAGIC，HSPICE®和NanoSim®。這些工具的資料如下：

Magic
Magic 指南Magic Tutorial (英PDF)
Magic的使用Using Magic (英PDF)
反相器版圖舉例Sample Inverter Layout (英PDF)

HSPICE®
HSPICE®和Awaves使用基礎Basic Usage of HSPICE® and Awaves (英PDF)
SPICE總覽頁 SPICE Overview Page

HSPICE®資料HSPICE® Documentation (英PDF)
多種0.18µm及0.25µm晶片 SPICE模型

Various SPICE models for 0.18µm and 0.25µm Wafers

NanoSim®
NanoSim®資料
NanoSim® Documentation (英PDF)